



INSTITUTO POLITÉCNICO NACIONAL  
SECRETARÍA ACADÉMICA  
DIRECCIÓN DE EDUCACIÓN SUPERIOR



UNIDAD DE APRENDIZAJE: Arquitectura de computadoras

HOJA: 10 DE 11

PROCEDIMIENTO DE EVALUACIÓN	
Está unidad de aprendizaje puede acreditarse también mediante: La Subdirección Académica en conjunto con la Academia de Electrónica determinará la equivalencia con Unidades de Aprendizajes de otras Unidades Académicas tanto del IPN como externas.	
Para acreditar la UAp por saber demostrado, el alumno presentará una evaluación exploratoria y el desarrollo de las prácticas 1, 7 y 8.	
Cada unidad temática contribuye con los siguientes porcentajes para la calificación final:	
Unidad I.	15%
Unidad II.	15%
Unidad III.	20%
Unidad IV.	25%
Unidad V.	25%

CLAVE	B	C	BIBLIOGRAFÍA
1		X	Brown, Stephen. <u>Fundamentos de lógica digital con diseño VHDL 2ed.</u> Mc Graw Hill Interamericana. México, 933 págs. ISBN 9786071500229
2	X		Hwang Enoch O. <u>Digital Logic and Microprocessor Design with VHDL.</u> CL-Engineering 1ed, 2005, 608 págs. ISBN 9780534465933.
3		X	Morris Mano, M. <u>Fundamentos de diseño lógico y de computadoras 3ed.</u> Pearson Prentice Hall Editores. México, 2005, 648 págs. ISBN 9788420543994
4	X		Murdocca, M. <u>Computer Architecture and Organization: An Integrated Approach.</u> John Wiley & Sons, 2007, 544 págs. ISBN 978-0471733881
5		X	Pedroni, Volnei A. <u>Circuit desings with VHDL.</u> MIT Press Edition. Cambridge, Massachusetts, 2004, 363 págs. ISBN 9780262162241
6		X	Stallings W. <u>Organización y Arquitectura de Computadores,</u> Pearson Prentice Hall, España, 732 págs. ISBN 84-205-2993-1.



INSTITUTO POLITÉCNICO NACIONAL  
SECRETARÍA ACADÉMICA  
DIRECCIÓN DE EDUCACIÓN SUPERIOR



**PROGRAMA SINTÉTICO**

**UNIDAD ACADÉMICA:** UNIDAD PROFESIONAL INTERDISCIPLINARIA EN INGENIERÍA Y TECNOLOGÍAS AVANZADAS

**PROGRAMA** Ingeniería Telemática

**ACADÉMICO:**

**UNIDAD DE APRENDIZAJE:** Arquitectura de Computadoras

**NIVEL:** I

**OBJETIVO GENERAL:**

Analizar los diferentes elementos que componen una computadora de acuerdo a su arquitectura, para la implementación del diseño de un procesador de propósito específico en dispositivos lógicos programables mediante el empleo de un lenguaje de descripción de hardware.

**CONTENIDOS:**

- I. Arquitectura del conjunto de instrucciones.
- II. Memorias.
- III. Entrada – Salida.
- IV. Estructura y función de la CPU.
- V. Procesador de propósito específico.

**ORIENTACIÓN DIDÁCTICA:**

El proceso de enseñanza aprendizaje en esta unidad se basa en las siguientes estrategias: integración de equipos de trabajo para el desarrollo de prácticas de laboratorio, método de exposición de temas en el aula por parte del estudiante bajo la supervisión del facilitador, además del aprendizaje basado en proyectos, donde el estudiante propondrá alguna aplicación específica para el sistema que se desarrollará. Adicionalmente, durante el desarrollo de esta unidad de aprendizaje se fortalece en el estudiante una actitud proactiva, de responsabilidad tolerancia y respeto.

**EVALUACIÓN Y ACREDITACIÓN:**

Se aplicará evaluación continua de las actividades realizadas por el alumno como:  
Evaluación exploratoria, trabajos escritos de investigación, participación en clase, entrega de prácticas de laboratorio.

**BIBLIOGRAFÍA:**

Hwang Enoch O. Digital Logic and Microprocessor Design with VHDL. CL-Engineering 1ed, 2005, 608 págs. ISBN 9780534465933.

Morris Mano, M. Fundamentos de diseño lógico y de computadoras 3ed. Pearson Prentice Hall Editores. México, 2005, 648 págs. ISBN 9788420543994

Murdocca, M. Computer Architecture and Organization: An Integrated Approach. John Wiley & Sons, 2007, 544 págs. ISBN 978-0471733881

Stallings W. Organización y Arquitectura de Computadores, Pearson Prentice Hall, España, 732 págs. ISBN 84-205-2993-1.



**INSTITUTO POLITÉCNICO NACIONAL**  
**SECRETARÍA ACADÉMICA**  
**DIRECCIÓN DE EDUCACIÓN SUPERIOR**



**UNIDAD ACADÉMICA:** Unidad Profesional Interdisciplinaria en Ingeniería y Tecnologías Avanzadas

**PROGRAMA ACADÉMICO:** Ingeniería Telemática

**PROFESIONAL ASOCIADO:** Profesional Asociado en Telemática

**ÁREA FORMATIVA:** Científica Básica

**MODALIDAD:** Presencial

**UNIDAD DE APRENDIZAJE:** Arquitectura de Computadoras

**TIPO DE UNIDAD DE APRENDIZAJE:**

1. Teórico - práctica
2. Obligatoria.

**VIGENCIA:** Enero 2010

**NIVEL:** I

**CRÉDITOS:** 7.5 TEPIC 4.76 SATCA

**PROPÓSITO GENERAL**

Esta unidad de aprendizaje introduce al alumno al conocimiento de los elementos que conforman la arquitectura de computadoras. Apoya al diseño de sistemas digitales complejos y su implementación en dispositivos lógicos programables. Así mismo, durante el desarrollo de la unidades temáticas, se fortalece en el estudiante una actitud proactiva , de responsabilidad, tolerancia, respeto y de trabajo cooperativo

Está relacionada con las Unidades de Aprendizaje: Diseño Digital y Procesamiento Digital de Señales.

**OBJETIVO GENERAL**

Analizar los diferentes elementos que componen una computadora de acuerdo a su arquitectura, para la implementación del diseño de un procesador de propósito específico en dispositivos lógicos programables mediante el empleo de un lenguaje de descripción de hardware.

**TIEMPOS ASIGNADOS**

**HORAS TEORÍA/SEMANA:** 3

**HORAS PRÁCTICA/SEMANA:** 1.5

**HORAS TEORÍA/SEMESTRE:** 54

**HORAS PRÁCTICA/SEMESTRE:** 27

**HORAS TOTALES/SEMESTRE:** 81

**UNIDAD DE APRENDIZAJE DISEÑADA POR:** La academia de Electrónica

**REVISADA POR:** Subdirección Académica

**APROBADA POR:** S. E. P. Consejo Técnico Consultivo Escolar. UNIDAD PROFESIONAL INTERDISCIPLINARIA EN INGENIERIA Y TEC. AVANZADAS DIRECCION

M. en C. Arodí Rafael Carvalho Domínguez  
 Presidente del CTCE.  
 Sello de la UA

**AUTORIZADO POR:** Comisión de Programas Académicos del Consejo General Consultivo del IPN.

ESTADOS UNIDOS MEXICANOS  
 SECRETARÍA DE EDUCACIÓN PÚBLICA  
 INSTITUTO POLITÉCNICO NACIONAL  
 DIRECCIÓN DE EDUCACIÓN SUPERIOR

Ing. Rodrigo de Jesús Serrano Domínguez  
 Secretario Técnico de la Comisión de Programas Académicos.



**INSTITUTO POLITÉCNICO NACIONAL**  
**SECRETARÍA ACADÉMICA**  
**DIRECCIÓN DE EDUCACIÓN SUPERIOR**



UNIDAD DE APRENDIZAJE: Arquitectura de computadoras

HOJA: 3 DE 11

<b>N° UNIDAD TEMÁTICA: I</b>		<b>NOMBRE: Arquitectura del conjunto de instrucciones.</b>				
<b>COMPETENCIA ESPECÍFICA</b>						
Diseñar el conjunto de instrucciones de una Unidad Central de Procesamiento.						
No.	CONTENIDOS	HORAS AD Actividades de docencia		HORAS TAA Actividades de Aprendizaje Autónomo		CLAVE BIBLIOGRÁFICA
		T	P	T	P	
1.1	Introducción a la arquitectura de computadoras.	0.5		1.0		2B, 4B, 1C
1.2	Conjunto de Instrucciones.	3.0				
1.2.1	Tipos de instrucción.					
1.2.2	Formatos de instrucción.					
1.3	Modos de direccionamiento.	3.0				
1.4	Diseño de la CPU	2.5	0.5	0.5	2.5	
1.4.1	Diseño a bloques de la CPU para su implementación en una tarjeta de desarrollo que contenga un PLD utilizando HDL.					
1.4.2	Definición del conjunto de instrucciones					
1.4.3	Descripción en HDL del conjunto de instrucciones					
Subtotales por Unidad temática:		9.0	0.5	1.5	2.5	
<b>ESTRATEGIAS DE APRENDIZAJE</b>						
<p>Reporte escrito. Introducción, objetivo, desarrollo, conclusiones y bibliografía.          Discusión del tema usando pizarrón, computadora y/o cañón electrónico.          Realización de prácticas de laboratorio.          Previo a cada práctica de laboratorio se debe entregar un pre-reporte.          Elementos del reporte de la práctica: Introducción, desarrollo, resultados, conclusiones, bibliografía y anexos.</p>						
<b>EVALUACIÓN DE LOS APRENDIZAJES</b>						
Prácticas de laboratorio.		30%				
Evaluación exploratoria.		40%				
Reporte escrito de la Investigación		30%				



INSTITUTO POLITÉCNICO NACIONAL  
SECRETARÍA ACADÉMICA  
DIRECCIÓN DE EDUCACIÓN SUPERIOR



UNIDAD DE APRENDIZAJE: Arquitectura de computadoras

HOJA: 4 DE 11

N° UNIDAD TEMÁTICA: II		NOMBRE: Memorias				
COMPETENCIA ESPECÍFICA						
Implementar un bloque de memoria utilizando un lenguaje de descripción de hardware.						
No.	CONTENIDOS	HORAS AD Actividades de docencia		HORAS TAA Actividades de Aprendizaje Autónomo		CLAVE BIBLIOGRÁFICA
		T	P	T	P	
2.1 2.1.2 2.1.3 2.1.4 2.1.5	Memoria principal. Tipos de memoria Registros Organización de los registros. Jerarquía de memoria	6.0				2B, 4B, 3C
2.2	Descripción en HDL de registros y de un bloque de memoria tipo RAM y ROM	1.0	0.5	0.5	2.5	
	Subtotales por Unidad temática:	7.0	0.5	0.5	2.5	
ESTRATEGIAS DE APRENDIZAJE						
Realización de mapas conceptuales Realización de prácticas de laboratorio. Previo a cada práctica de laboratorio se debe entregar un pre-reporte. Elementos del reporte de la práctica: Introducción, desarrollo, resultados, conclusiones, bibliografía y anexos.						
EVALUACIÓN DE LOS APRENDIZAJES						
Prácticas de laboratorio.		30%				
Evaluación exploratoria.		40%				
Mapas conceptuales		30%				



**INSTITUTO POLITÉCNICO NACIONAL**  
**SECRETARÍA ACADÉMICA**  
**DIRECCIÓN DE EDUCACIÓN SUPERIOR**



UNIDAD DE APRENDIZAJE: Arquitectura de computadoras

HOJA: 5 DE 11

N° UNIDAD TEMÁTICA: III		NOMBRE: Entrada - Salida				
COMPETENCIA ESPECÍFICA						
Implementar un sistema de bus utilizando un lenguaje de descripción de hardware.						
No.	CONTENIDOS	HORAS AD Actividades de docencia		HORAS TAA Actividades de Aprendizaje Autónomo		CLAVE BIBLIOGRÁFICA
		T	P	T	P	
3.1 3.1.1 3.1.2	Arquitectura del bus. Protocolos de comunicación Arbitraje y rendimiento	2.5		0.5		2B, 4B, 6C
3.2	E/S programada.	3.0				
3.3	E/S mediante interrupciones.	1.5		1.5		
3.4	Acceso directo a memoria.	2.0		1.0		
3.5	Descripción en HDL del sistema de bus	1.5	0.5		2.5	
3.6	Manejo de un dispositivo de entrada y uno de salida en HDL		0.5		4.0	
	Subtotales por Unidad temática:	10.5	1.0	3.0	6.5	
ESTRATEGIAS DE APRENDIZAJE						
Realización de mapas conceptuales Realización de prácticas de laboratorio. Previo a cada práctica de laboratorio se debe entregar un pre-reporte. Elementos del reporte de la práctica: Introducción, desarrollo, resultados, conclusiones, bibliografía y anexos.						
EVALUACIÓN DE LOS APRENDIZAJES						
Prácticas de laboratorio. 30% Evaluación exploratoria. 40% Mapas conceptuales 30%						



**INSTITUTO POLITÉCNICO NACIONAL**  
**SECRETARÍA ACADÉMICA**  
**DIRECCIÓN DE EDUCACIÓN SUPERIOR**



UNIDAD DE APRENDIZAJE: Arquitectura de computadoras

HOJA: 6 DE 11

N° UNIDAD TEMÁTICA: IV		NOMBRE: Estructura y función de la CPU				
COMPETENCIA ESPECÍFICA						
Implementar una Unidad Central de Proceso utilizando un lenguaje de descripción de hardware.						
No.	CONTENIDOS	HORAS AD Actividades de docencia		HORAS TAA Actividades de Aprendizaje Autónomo		CLAVE BIBLIOGRÁFICA
		T	P	T	P	
4.1	ALU	1.5				2B, 4B, 3C
4.2	Representación de datos y aritmética digital.	5.5		0.5		
4.2.1	Números enteros y de punto flotante.					
4.2.2	Aritmética en enteros y en punto flotante.					
4.3	Ciclo de instrucción.	0.5				
4.4	Segmentación de instrucciones.	1.5				
4.5	Unidad de control	6.5		0.5		
4.5.1	Microoperación.					
4.5.2	Control cableado.					
4.5.3	Microinstrucción.					
4.5.4	Control microprogramado.					
4.6	Descripción en HDL de una ALU	0.5	0.5		2.5	
4.7	Descripción en HDL de una unidad de control	1.0	0.5		4.0	
Subtotales por Unidad temática:		17.0	1.0	1.0	6.5	
ESTRATEGIAS DE APRENDIZAJE						
Realización de mapas conceptuales Realización de prácticas de laboratorio. Previo a cada práctica de laboratorio se debe entregar un pre-reporte. Elementos del reporte de la práctica: Introducción, desarrollo, resultados, conclusiones, bibliografía y anexos.						
EVALUACIÓN DE LOS APRENDIZAJES						
Prácticas de laboratorio. 30% Evaluación exploratoria. 40% Mapas conceptuales 30%						



INSTITUTO POLITÉCNICO NACIONAL  
SECRETARÍA ACADÉMICA  
DIRECCIÓN DE EDUCACIÓN SUPERIOR



UNIDAD DE APRENDIZAJE: Arquitectura de computadoras

HOJA: 7 DE 11

N° UNIDAD TEMÁTICA: V		NOMBRE: Procesador de propósito específico.				
COMPETENCIA ESPECÍFICA						
Implementar un procesador de propósito específico en una tarjeta de desarrollo de PLDs.						
No.	CONTENIDOS	HORAS AD Actividades de docencia		HORAS TAA Actividades de Aprendizaje Autónomo		CLAVE BIBLIOGRÁFICA
		T	P	T	P	
5.1	Implementación de un procesador de propósito específico en una tarjeta de desarrollo de PLDs.	3.0	0.5		2.5	2B, 4B,5C
5.2	Lenguaje ensamblador.	1.0				
5.3	Aplicación práctica del procesador de propósito específico.	0.5	0.5		2.5	
Subtotales por Unidad temática:		4.5	1.0	0	5.0	
ESTRATEGIAS DE APRENDIZAJE						
Realización de mapas conceptuales Realización de prácticas de laboratorio. Previo a cada práctica de laboratorio se debe entregar un pre-reporte. Elementos del reporte de la práctica: Introducción, desarrollo, resultados, conclusiones, bibliografía y anexos.						
EVALUACIÓN DE LOS APRENDIZAJES						
Prácticas de laboratorio. 30%						
Evaluación exploratoria. 40%						
Mapas conceptuales 30%						



RELACIÓN DE PRÁCTICAS

PRÁCTICA No.	NOMBRE DE LA PRÁCTICA	UNIDADES TEMÁTICAS	DURACIÓN	LUGAR DE REALIZACIÓN
1	Conjunto de instrucciones Objetivo: Implementar un conjunto de instrucciones básico utilizando HDL. Descripción: Utilizar un HDL para la descripción de un conjunto de instrucciones y su implementación en una tarjeta de desarrollo de PLDs.	I	3.0	Lab. De Sistemas Digitales.
2	Memorias y su aplicación. Objetivo: Implementar una memoria RAM y ROM, utilizando HDL. Descripción: Utilizar un HDL para la descripción de memorias tipo RAM y ROM y su implementación en una tarjeta de desarrollo de PLDs.	II	3.0	Lab. De Sistemas Digitales.
3	Sistema de bus. Objetivo: Implementar un sistema de bus utilizando HDL. Descripción: Utilizar un HDL para la descripción de un sistema de bus y su implementación en una tarjeta de desarrollo de PLDs.	III	3.0	Lab. De Sistemas Digitales.
4	Dispositivos de entrada-salida. Objetivo: Manejo de dispositivos de entrada-salida utilizando HDL. Descripción: Utilizar un HDL para la descripción de un conjunto de instrucciones y su implementación en una tarjeta de desarrollo de PLDs.	III	4.5	Lab. De Sistemas Digitales.
5	ALU. Objetivo: Implementar una ALU, utilizando HDL. Descripción: Utilizar un HDL para la descripción de una ALU y su implementación en una tarjeta de desarrollo de PLDs.	IV	3.0	Lab. De Sistemas Digitales.



INSTITUTO POLITÉCNICO NACIONAL  
SECRETARÍA ACADÉMICA  
DIRECCIÓN DE EDUCACIÓN SUPERIOR



UNIDAD DE APRENDIZAJE: Arquitectura de computadoras

HOJA: 9 DE 11

6	Unidad de Control. Objetivo: Implementar una unidad de control, utilizando HDL. Descripción: Utilizar un HDL para la descripción de una unidad de control y su implementación en una tarjeta de desarrollo de PLDs.	IV	4.5	Lab. De Sistemas Digitales.
7	Procesador de propósito específico. Objetivo: Implementar un procesador específico utilizando HDL. Descripción: Utilizar un HDL para la descripción de un procesador de propósito específico y su implementación en una tarjeta de desarrollo de PLDs.	V	3.0	Lab. De Sistemas Digitales.
8	Aplicación práctica del sistema mínimo. Objetivo: Desarrollar una aplicación práctica utilizando el procesador de propósito específico desarrollado. Descripción: Utilizar el procesador de propósito específico desarrollado en alguna aplicación relacionada con la Ingeniería Telemática.	V	3.0	Lab. De Sistemas Digitales.
		<b>TOTAL DE HORAS</b>	27	

**EVALUACIÓN Y ACREDITACIÓN:**

Las prácticas se consideran requisito para la aprobación de esta unidad de aprendizaje

Realización de prácticas en el laboratorio de Sistemas Digitales.

Los criterios para la aprobación de las prácticas son los siguientes:

Entrega de pre-reporte, prácticas realizadas funcionando correctamente y entrega de reporte de la misma, participación en el desarrollo de la práctica en el laboratorio de Sistemas Digitales.